Estudo de Instruções e Desempenho para Implementação de Memória Transacional em Hardware

Abstract

O presente trabalho tem como objetivo identificar o potencial das instruções em hardware TSX (Transactional Synchronization Extension) para construção de uma biblioteca com suporte à HTM. Dentro dos objetivos, busca-se obter uma análise da diferença de desempenho entre uma implementação de HTM e uma implementação de STM amplamente aceita pela comunidade da área, a TinySTM. Os resultados obtidos permitirão aprofundar o conhecimento do grupo de pesquisa sobre o potencial do uso de Memória Transacional em hardware e oferecer novas possibilidades de investigações sobre o seu funcionamento.