dc.creator | Jeske, Ricardo Garcia | |
dc.date.accessioned | 2020-06-04T01:52:42Z | |
dc.date.available | 2020-06-04T01:52:42Z | |
dc.date.issued | 2013-10-22 | |
dc.identifier.citation | JESKE, Ricardo G. Otimizações Algorítmicas e Desenvolvimento Arquitetural para as DCTs do HEVC. 2013. 107f. Dissertação - Mestrado em Ciência da Computação. Universidade Federal de Pelotas, Pelotas. | pt_BR |
dc.identifier.uri | http://guaiaca.ufpel.edu.br/handle/prefix/5668 | |
dc.description.abstract | Video coding is an area in constant evolution, especially in function of its relevance for consumer electronics, since devices which are able to process digital videos are currently more and more common. The video coder efficiency improvement is function of the relation between bit-rate and video quality and, to improve the encoder efficiency, the video coding systems are using more and
more complex coding tools. This causes a big impact in the coding process complexity. This work is focused in the coding tools defined in the new emerging standard called HEVC – High Eficiency Video Coding. More specifically, this work focuses in the variable size discrete cosine transforms defined in the HEVC. There are four 2-D DCT transforms sizes defined in the HEVC standard: 32x32, 16x16, 8x8 and 4x4. This is a novelty of this standard and its use increases the coder efficiency and complexity. This work present two main contributions: (a) the development of an algorithm to optimize the 2-D
DCT algorithms (with the transformation of multiplications in shift-adds andthrough the common sub-expressions sharing) and the software implementation of this algorithm to generate the simplified 2-D DCT algorithms and (b) the hardware design of the optimized algorithms, focusing in low cost and high
processing rates. These optimizations are especially necessary when battery powered devices are considered. The optimizations allowed, in the best case (32x32 DCT), an expressive reduction in the number of operations: from 22 thousand of multiplications and 25 thousand of additions or subtractions to 29 thousand of additions or subtractions. If the number of one-bit additions or subtractions is considered, the developed optimizations are able to generate gains higher than 59%. The architectures were designed using the simplified algorithms, focusing in Altera FPGAs. Five architectures were designed, one for each 2-D DCT size and one which is able to process all four sizes of the DCTs.
In all cases, the transforms were designed to use the separabilitty property, then two instances of the 1-D DCT transforms were joined by a transposition matrix to form the 2-D DCT transforms. The 1-D transforms were designed in a fully combinational way. The final synthesis results showed that all designed 2- D DCT architectures are able to reach very high processing rates, which allow the processing of high definition videos in real time. | pt_BR |
dc.description.sponsorship | Sem bolsa | pt_BR |
dc.language | por | pt_BR |
dc.publisher | Universidade Federal de Pelotas | pt_BR |
dc.rights | OpenAccess | pt_BR |
dc.subject | Computação | pt_BR |
dc.subject | Codificação de vídeo | pt_BR |
dc.subject | HEVC | pt_BR |
dc.subject | DCT 2-D de múltiplos tamanhos | pt_BR |
dc.subject | Otimização algorítmica | pt_BR |
dc.subject | Projeto em FPGA | pt_BR |
dc.subject | Video coding | pt_BR |
dc.subject | Multiple size 2-D DCT | pt_BR |
dc.subject | Algorithmic optimization | pt_BR |
dc.subject | FPGA design | pt_BR |
dc.title | Otimizações algorítmicas e desenvolvimento arquitetural para as DCTs do HEVC | pt_BR |
dc.type | masterThesis | pt_BR |
dc.contributor.authorLattes | http://lattes.cnpq.br/4480094853485343 | pt_BR |
dc.contributor.advisorLattes | http://lattes.cnpq.br/9604735363839730 | pt_BR |
dc.contributor.advisor-co1 | Matos, Júlio Carlos Balzano de | |
dc.contributor.advisor-co1Lattes | http://lattes.cnpq.br/5546692436888264 | pt_BR |
dc.description.resumo | A codificação de vídeos é uma área em constante evolução, já que são cada vez mais comuns os dispositivos capazes de processar vídeos digitais. A eficiência de um codificador de vídeo é dada pela relação entre taxa de bits e qualidade do vídeo comprimido e, para ampliar a eficiência nestes requisitos cruzados, os padrões de codificação de vídeo têm utilizado ferramentas cada vez mais complexas, gerando um elevado custo computacional. Este trabalho está focado nas ferramentas de codificação de vídeos do padrão HEVC, que ainda está em desenvolvimento. Mais especificamente, este trabalho está focado nas transformadas discretas do cosseno de tamanho variável definidas
pelo padrão HEVC. São definidos quatro tamanhos de transformadas DCT 2-D no HEVC: 32x32, 16x16, 8x8 e 4x4, e estas transformadas, além de ser uma das novidades do padrão, também ampliam a sua eficiência e complexidade. Este trabalho apresenta contribuições em duas frentes: (a) no desenvolvimento de um algoritmo capaz de realizar otimizações nos algoritmos das DCTs (com
a transformação de multiplicações em somas e deslocamentos e com o compartilhamento de subexpressões) e a implementação em software deste algoritmo para automatizar a geração das otimizações e (b) o desenvolvimento em hardware dos algoritmos otimizados, visando baixo custo e elevada taxa de processamento. Estas contribuições são relevantes especialmente quando
dispositivos móveis, alimentados por bateria, são considerados. As otimizações propostas permitiram, no melhor caso (DCT 32x32) uma redução expressiva no número de operações aritméticas de 22 mil multiplicações e 25 mil somas ou subtrações para apenas 39 mil somas ou subtrações. Se analisadas as somas ou subtrações de um bit utilizadas, foi possível gerar um ganho superior a 59%. A partir dos algoritmos otimizados, foram desenvolvidas as arquiteturas, com foco em FPGAs Altera. Foram cinco as arquiteturas de DCTs 2-D desenvolvidas, uma para cada tamanho de transformada e uma capaz de
processar todos os tamanhos de transformada. Em todos os casos as transformadas foram projetadas para usar a propriedade da separabilidade, ou seja, foram usadas duas instâncias de uma arquitetura de transformada 1-D e uma matriz de transposição. As transformadas 1-D foram desenvolvidas de
forma puramente combinacional. Para todas as transformadas foi possível atingir taxas de processamento elevadas, capazes de suportar o processamento de vídeos de alta resolução. | pt_BR |
dc.publisher.department | Centro de Desenvolvimento Tecnológico | pt_BR |
dc.publisher.program | Programa de Pós-Graduação em Computação | pt_BR |
dc.publisher.initials | UFPel | pt_BR |
dc.subject.cnpq | CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO | pt_BR |
dc.publisher.country | Brasil | pt_BR |
dc.contributor.advisor1 | Agostini, Luciano Volcan | |